「タイトル未定」というタイトル

Entries

エンタープライズ版Nehalemは8×CSI 8×FBD

　the INQUIRERの今日の記事を見たら、間違いだと書いてありました。申し訳ありません。一次情報源（Intel?）にも怒られたらしいとか何とか・・・

　で、8つあるのはFBDリンクかFBD風味のIMCだとか。私の英語読解力では何の事やらさっぱりです。以下引用。

　Nehalem will not have 8 CSI links, it will have 8 FBD links, or at least the versions with the FBD flavor of the IMC will.Please note, this is per CPU, and depending on system architecture, this can mean enough memory bandwidth to choke a horse.

　まず、FBDかIMCは1CPUあたり8リンク（ただしシステム構成に依存）。で、これは馬を絞め殺すのに充分な（？）メモリ帯域と書かれています。と言う事は、FBDはFully Buffered DIMMの頭文字でしょうか？なら、IMCはIntegrated Memory Controller（統合メモリコントローラ）？

　CPUに実装するならCSIかメモリコントローラぐらいしかないでしょうから、多分合ってるとは思いますが・・・イマイチ自信ありません。

　上記の記事ではCSIについては全く触れていませんでしたが、メモリコントローラを統合するならCPU間をチップセット経由で接続するメリットはほとんどありません。なので、CPU同士はCSIで直接接続するものと思います。

　また、CPU間接続のトポロジについて以前読んだ記事を探してみたのですが、こちらにありました。

　3本のHyper-Transportリンクを持つOpteronを8CPU接続する場合ですが、平均ホップ数（あるCPUから別のCPUにアクセスする際に経由するリンクの平均）を1.5まで下げる事が可能と書いてありました。

　全CPU間を直接接続したとしても平均ホップ数は1までしか下がらないので、8本のリンクで平均ホップ数1よりも3本のリンクで平均ホップ数1.5の方が経済的ですね。

　それと、Intelはプリフェッチを多用してメモリレイテンシを隠蔽する設計になっているので、ひょっとしたら平均ホップ数（≒レイテンシ）よりも帯域の方が重要かもしれません。この辺は、ConroeなりWoodcrestなりを買ってからテストしてみたい所です。

　ともかく、マルチコアに必要なメモリ帯域を準備出来るのはNehalem世代からになりそうですね。後はスケジュール通りに出てくれれば良いのですが。

　自戒の意味を込めて、元の記事を残しておきます。

　“確かな情報”とか書いちゃってますよ＿|￣|○

　the INQUIRERより、Nehalemのエンタープライズ版は1ソケットあたり8本のCSI（シリアルFSB）を持つというニュースです。Spring Processor Forum 2006での発表らしいので、確かな情報だと思われます（国内ニュースサイトにはまだ記事が載っていませんでした）。

　エンタープライズ版（原文では「the big 'Enterprise' versions of Nehalem 」）と書かれているので、Tigerton後継のマルチプロセッサ向けCPUでしょう。

　以前計画されていたWhitefieldではCSIとFB-DIMMインタフェースを統合すると言う話がありましたが、Whitefieldはその後キャンセルされています。しかし、CSI自体は生きていてNehalem系で実装される事になった様です。

　上記記事中ではFB-DIMMについては触れていませんが、おそらくプロセッサに統合でしょう。でなければCSIで接続する利点があまりありませんから。

　8本のCSIがあるという事は、最大8個のプロセッサ間を直接接続し、残る1本をチップセットとの接続に使用出来る計算になります。AMDのOpteronは3本のHyper-Transportしか持たないので、カタログスペック上はNehalem系の方が優れている事になります。

　ただ、全プロセッサ間を直接接続する事による性能向上はどの程度なのか、マザーボードの配線の難易度やコストはどの程度になるのか、といった辺りは不明です。もっとも、CSIの実装が全く分からないのでこれらの事は予測しようがありません。

　個人的に気になるのはデュアルプロセッサ版Nehalemがどうなるのかですね。エンタープライズ版よりCSIの本数を削り、その分FB-DIMMのチャンネル数を増やした構成なら理想的なのですが。

　また、デスクトップ向けのメモリに関しても不明です。FB-DIMMを使うとは思えないですし、メモリの動向が流動的でしょうからチップセット側にメモリインタフェースを置くのが現実的だとは思いますが。

管理人のみ閲覧できます

この記事に対してトラックバックを送信する（FC2ブログユーザー）: http://streakeagle.blog15.fc2.com/tb.php/520-f30cbcd9

0件のトラックバック

2件のコメント

[C975] 管理人のみ閲覧できます

このコメントは管理人のみ閲覧できます

2007-09-03
#
編集

[C1019] 管理人のみ閲覧できます

このコメントは管理人のみ閲覧できます

2007-12-16
#
編集

コメントの投稿

Appendix

QRコード

プロフィール

アベント

@author アベント
@mail murakumo_xp@yahoo.co.jp
アセンブラなんて分からないニュージェネレーションのJAVAプログラマ。
でもJAVA実習の単位は落とした経験あり。二回目もC判定。＜だめジャン
でもJAVAが好き。
2ch プログラム板にも出没。
- おまいら最強の将棋プログラムしてみろよ
- すれ立てるまでもない質問はここで
- Java質問・相談スレッド
- クラス名・変数名に迷ったら書き込むスレ